ADC从分立器件走向高集成度信号链，其采样、保持、量化、编码四步流程的物理实现方式不断变迁，每一次架构革新都对应着模拟芯片行业的关键拐点。在信号链芯片这一连接现实世界与数字世界的桥梁中，ADC（模数转换器）承担着将连续模拟信号转化为离散数字编码的核心职责，其演进路径清晰标注了行业从追求基础功能到兼顾速度与精度的技术跃迁。

ADC四步流程与核心指标

ADC的转换过程分为采样、保持、量化、编码四步：按固定时间间隔截取连续电压信号的瞬时值（采样），为后续处理将瞬时值稳定一段时间（保持），再将连续电压归入有限等级（量化），最后为每个等级赋予二进制代码（编码）。这一流程决定了ADC的两大核心性能参数——采样速率（时间维度上单位时间的采样次数）与分辨率（数值维度上量化等级的最小刻度，如2位ADC在0-5V范围内仅能区分4个等级，最小刻度为1.25V）。

架构演进的拐点意义

从分立器件搭建的简单比较结构，到将采样保持电路、比较器阵列、编码逻辑集成于单一芯片，ADC的物理实现经历了从“分立拼装”到“片上系统”的根本转变。早期的并联比较型架构以“空间换时间”，通过大量并行比较器实现高速转换，但分辨率提升受限于比较器数量与芯片面积；逐次逼近型（SAR）架构则以“时间换空间”，通过二进制搜索算法大幅减少比较器数量，在功耗、速度与精度间取得更优平衡；Sigma-Delta型架构采用过采样与噪声整形技术，以较低模拟精度换取高分辨率输出，成为高精度测量的主流选择；流水线型架构则通过级联多个低分辨率子级，兼顾高速与中高分辨率。每一次架构对四步流程的重新编排——无论是并行比较、逐次逼近、噪声整形还是级联流水——都意味着模拟电路设计在速度、精度、功耗与集成度之间找到新的平衡点，这正是模拟芯片行业技术迭代的关键标志。

常见问题

ADC的采样速率和分辨率可以兼得吗？

两者存在内在权衡：采样速率对应时间维度的密集度，分辨率对应数值维度的精细度。追求更高采样速率时，量化时间被压缩，往往需要牺牲分辨率；反之，高分辨率转换需要更精细的量化与编码，通常以降低速率为代价。不同架构正是为了在不同场景下寻求两者的最优组合。

为什么说ADC是信号链中的核心器件？

在信号链芯片中，转换器产品（含ADC与DAC）的市场规模与线性产品、接口产品相当，而ADC在实际应用中占比更高。它是模拟世界进入数字处理系统的“第一道关口”，其转换精度与速度直接决定了整个信号链的数字输出质量。

信号链芯片如何分类？

信号链模拟芯片分为三大类：以放大器、比较器为代表的线性产品（负责信号放大、滤波、比较），以ADC和DAC为代表的转换器产品（负责模数/数模转换），以及接口产品（如USB端口，负责数字信号传输）。三者规模相近，但转换器产品品类更集中，技术壁垒也更为突出。