ADC（模数转换器）的量化误差本质源于分辨率限制，技术路线主要通过增加转换位数和采用过采样架构（如Σ-Δ型）来降低误差。例如，在0-5V电压范围内，一个2位ADC只能将信号划分为4个等级，分辨率仅为1.25V，这意味着1.25V-2.5V范围内的所有电压都会被量化为同一等级，产生固有误差。而更高位数的ADC（如12位、16位）能将同一范围划分为更细密的等级，使每个码值变化对应的最小电压单位更小，从而显著减小量化误差。此外，Σ-Δ型ADC通过过采样和噪声整形技术，将量化噪声推至高频段再通过数字滤波滤除，进一步提升了低频段的有效分辨率，是高精度测量的主流路线。这些技术路线的实现依赖于精密的电路设计、工艺匹配和数字校准算法，构成了模拟芯片设计领域的核心竞争壁垒。
量化误差的根源：分辨率与最小刻度
量化误差是模数转换的固有属性。ADC的量化过程并非绝对精确，而是一个“约数”过程。以0-5V电压范围为例，一个2位ADC只能表示4个等级，其分辨率（即最小刻度）为1.25V。这意味着输入电压在1.25V至2.5V之间时，都会被量化为等级2，与实际值之间的偏差即为量化误差。分辨率越低（即位数越高），一个码值变化对应的最小电压单位越小，量化误差也就越小。
技术路线：提高位数与过采样
提高ADC的位数是降低量化误差最直接的技术路线。从2位提升至12位、16位，意味着在相同电压范围内，等级数量呈指数增长，每个等级的电压步长大幅缩小，从而将最大量化误差压缩到极低水平。例如，12位ADC在0-5V范围内可提供4096个等级，分辨率远优于2位ADC。
另一条重要路线是采用过采样与Σ-Δ架构。Σ-Δ型ADC以远高于信号带宽的速率对输入进行采样（过采样），并通过调制器将量化噪声整形到高频段，再经由数字低通滤波器滤除，从而在关心的低频带内获得极高的有效分辨率。这种架构特别适合高精度、低速率的测量应用，如工业传感和音频处理。
竞争壁垒：电路设计与工艺实现
无论是提升位数还是采用Σ-Δ架构，都面临显著的技术壁垒。高精度ADC需要极低的电路噪声、精准的元件匹配（如电容阵列）、以及复杂数字校准算法来补偿工艺偏差。此外，高速与高精度之间的平衡也是一大设计难点。这些能力需要长期的技术积累和工程经验，构成了模拟芯片企业在ADC领域的核心竞争壁垒。
常见问题
为什么2位ADC的量化误差比16位ADC大得多？
因为2位ADC在0-5V范围内的分辨率仅为1.25V，而16位ADC能将该范围划分为65536个等级，每个等级对应的电压步长极小。分辨率越高，量化误差的绝对值就越小。
Σ-Δ型ADC是如何降低量化误差的？
Σ-Δ型ADC通过过采样和噪声整形技术，将原本均匀分布的量化噪声大部分推到高频段，再通过数字滤波器将其滤除，从而在低频有效带宽内获得极高的信噪比和有效分辨率。
提高ADC位数的主要技术难点是什么？
主要难点包括：电路噪声控制（高精度下热噪声和闪烁噪声影响显著）、元件匹配精度（如电容阵列的失配会引入非线性误差）、以及功耗与速度的平衡（高位数通常需要更复杂的转换架构，可能牺牲转换速率）。这些都需要精密的电路设计和工艺优化来克服。