ADC的分辨率直接决定了量化误差的大小。例如，在0-5V输入范围内，2位ADC的量化误差为1.25V；分辨率每提升1位，量化误差减半，但电路设计复杂度会呈指数级上升。模拟芯片企业要突破高分辨率技术壁垒，核心在于解决热噪声、时钟抖动和非线性等难题，并通过架构创新（如Sigma-Delta、SAR、Pipeline）在分辨率、速度与功耗之间取得平衡。
高分辨率ADC的核心挑战
ADC的转换过程包括采样、保持、量化和编码四步。分辨率决定了最小可分辨的电压变化量，但实际精度受限于多种噪声源：
- 热噪声：电路中的随机电子运动产生，限制信噪比。
- 时钟抖动：采样时刻的微小波动导致信号失真。
- 非线性：器件不匹配引入的积分非线性（INL）和差分非线性（DNL），降低转换精度。
主流ADC架构的权衡
不同架构在分辨率、速度和功耗上各有侧重：
| 架构 | 典型应用场景 | 优势 | 劣势 |
|---|---|---|---|
| SAR（逐次逼近） | 中速、中高精度 | 功耗低、延迟小 | 高分辨率时电容阵列面积大 |
| Pipeline（流水线） | 高速、中高精度 | 速度与分辨率平衡好 | 功耗较高，设计复杂 |
| Sigma-Delta（Σ-Δ） | 高精度、低速 | 噪声整形，分辨率极高 | 转换速率慢，适合音频/传感 |
行业龙头的技术突破路径
行业领军企业（如ADI、TI）通过持续的技术专利布局，在高分辨率ADC领域建立了深厚壁垒。主要突破方向包括：
- 噪声抑制技术：采用高阶Sigma-Delta调制器、动态元件匹配等方案降低带内噪声。
- 数字校准算法：通过片上数字逻辑补偿模拟器件的非线性与失配误差。
- 先进制程与封装：利用更小的工艺节点降低寄生效应，提升信噪比。
常见问题
ADC的“分辨率”和“精度”是一回事吗？
不是。分辨率指ADC能区分的输入电压最小变化量（如16位ADC的理论步长），而精度受噪声、非线性、温漂等非理想因素影响，通常低于分辨率。高精度设计需要同时优化分辨率与噪声性能。
为什么Sigma-Delta架构能实现极高的分辨率？
Sigma-Delta ADC采用过采样和噪声整形技术，将大部分量化噪声推至高频带外，再通过数字滤波滤除，从而在低频段获得极高的信噪比（SNR）。这种架构特别适合对速度要求不高但精度要求苛刻的应用，如地震监测、精密仪器。
提升分辨率一定会增加功耗吗？
不一定。不同架构的功耗-分辨率权衡不同：SAR ADC在中等分辨率下功耗极低，而高分辨率Sigma-Delta ADC的功耗主要来自数字滤波和模拟调制器。先进工艺和低功耗设计技术（如亚阈值偏置）可在一定程度上缓解功耗压力。