中微公司CCP刻蚀技术完善版图，半导体设备下游应用场景与需求结构有何特点？半导体设备的下游需求主要由逻辑芯片先进制程与3D NAND存储芯片制造双轮驱动，需求结构随制程微缩与芯片立体化演进而持续升级。 中微公司（AMEC）作为国产电容性等离子体刻蚀（CCP）设备的核心厂商，其高深宽比刻蚀等技术突破正在补全产品版图，进一步打开在逻辑芯片与存储芯片两大市场的成长空间。

下游需求结构：逻辑芯片与3D NAND双轮驱动

刻蚀设备的需求增长，根源在于芯片制造工艺的两大趋势：制程不断微缩与芯片结构向3D化发展。

一方面，在逻辑芯片领域，随着制程节点从65nm推进至5nm，多重模板工艺被广泛采用，晶圆制造中所需的刻蚀次数随之大幅增加。例如，65nm节点刻蚀约20次，而5nm节点已提升至约160次。制程越先进，对刻蚀设备的数量与精度要求就越高，直接驱动了刻蚀环节价值量的提升。

另一方面，在存储芯片领域，3D NAND通过增加叠堆层数来提升存储密度，对高深宽比刻蚀提出了极高要求。从设备投资结构看，刻蚀设备在2D NAND产线中的资本开支占比约15%，而在3D NAND产线中占比跃升至约50%，成为占比最高的设备品类，远超光刻设备。这一结构性变化，使得CCP高深宽比刻蚀设备成为存储芯片扩产的关键瓶颈与核心需求。

中微公司CCP版图完善，打开市场空间

中微公司的传统优势集中在CCP介质刻蚀领域，产品覆盖65nm至5nm逻辑芯片制程，并已进入台积电7nm和5nm产线，是唯一进入台积电供应链的国产刻蚀设备厂商。在存储领域，其Primo SSC HD-RIE系列产品专为64层及以上3D闪存芯片制造而开发。

不过，中微公司在CCP设备上此前存在两块短板：用于逻辑芯片的大马士革刻蚀，以及用于3D存储芯片的高深宽比刻蚀。这两大领域长期由国外设备公司主导。据约投顾研究团队了解，公司的大马士革刻蚀产品开发已接近完成，初步Demo结果良好；高深宽比刻蚀已完成技术突破，产品开发顺利。随着这两块版图补齐，中微公司的CCP产品线将实现对逻辑芯片与3D NAND核心刻蚀工艺的更完整覆盖，为后续市场拓展打开空间。

常见问题

为什么3D NAND对刻蚀设备的需求远高于2D NAND？

3D NAND通过垂直堆叠存储层来提升容量，层数越多，需要刻蚀的深孔和深槽就越深、越窄，这要求设备具备极高的离子能量与高深宽比刻蚀能力。因此在3D NAND产线中，刻蚀设备的资本开支占比从2D时代的约15%大幅提升至约50%，成为投资额最大的设备类型。

CCP和ICP刻蚀设备在应用上有什么区别？

CCP（电容性等离子体刻蚀）适用于氧化硅、氮化硅等硬度较高的介质材料刻蚀，常用于逻辑芯片前段工艺的栅侧墙、硬掩膜刻蚀，以及3D NAND中的深斜孔槽刻蚀；ICP（电感性等离子体刻蚀）则多用于硅材料刻蚀，如浅沟槽隔离、多晶硅栅等对精确度要求高的工艺场景。

中微公司在刻蚀设备市场的竞争地位如何？

中微公司是国产刻蚀设备的头部厂商之一，在CCP介质刻蚀领域具备较强竞争力，产品已进入国际一流晶圆厂供应链。在大陆市场，按SEMI估算，中微公司在大陆刻蚀设备市场占据约20%的份额，是国产替代进程中的重要参与者。