先进制程向3D结构演进，ICP与CCP刻蚀设备的市场规模都会同步扩大，且增速都将显著高于行业平均水平，但从增量驱动看，CCP设备在3D NAND堆叠中的需求弹性更大，而ICP设备则受益于逻辑芯片FinFET/GAA结构的精细化要求。 这一判断基于一个行业共识：随着制程从65nm演进至5nm，单芯片刻蚀步骤数从约20次一路增至约160次，刻蚀环节的价值量随之持续提升；同时，3D NAND的层数堆叠使刻蚀设备在存储芯片资本开支中的占比从2D时代的15%大幅跃升至50%。两类设备并非此消彼长，而是分别由存储与逻辑两大下游各自的结构升级共同拉动。
3D NAND堆叠：CCP设备的“主场”增量
3D NAND通过增加堆叠层数来提升存储密度，这直接拉动了对高深宽比介质刻蚀的需求。在3D NAND制造工艺中，需要在数十层乃至上百层的氧化硅/氮化硅交替薄膜上刻蚀出极深且垂直的孔槽，这种极高离子能量下对高深宽比结构的刻蚀能力，正是CCP（电容性等离子体刻蚀）设备的传统优势领域，其适用工艺明确包含“NAND中的深斜孔槽”。随着堆叠层数增加，单片晶圆上需要完成的深孔刻蚀次数与深度同步增长，对CCP设备的数量和质量都提出了更高要求。
从价值量占比的变化可以清晰看到这一趋势：在2D NAND产线中，刻蚀设备占设备投资的比例约为15%，而在3D NAND产线中这一比例跃升至50%。这意味着存储芯片制造向3D结构的全面迁移，为CCP设备打开了远超过去的市场空间。同时，CCP设备面临的挑战——极高离子能量下的高深宽比刻蚀能力与新型刻蚀气体研发——也意味着单机价值与技术门槛的持续抬升。
FinFET/GAA结构：ICP设备的精细化需求
逻辑芯片向FinFET乃至GAA（全环绕栅极）结构演进，对刻蚀精度提出了更高要求。这类三维结构需要对多晶硅栅极、浅沟槽隔离、金属栅等进行极其精细的雕刻，直接决定芯片制程的关键尺寸，这正是ICP（电感性等离子体刻蚀）设备的用武之地。ICP设备以精确调控刻蚀条件和控制等离子体损伤见长，适用于多晶硅栅、金属栅、应变硅、浅沟槽隔离等逻辑芯片前道核心工艺。
随着逻辑制程从14nm向7nm、5nm推进，多重模板工艺被广泛采用，刻蚀步骤数从14nm的约64次增至7nm的约140次、5nm的约160次。每一次光刻后都需要配套的刻蚀步骤来转移图形，FinFET/GAA结构的立体化进一步增加了需要刻蚀的界面数量，使得ICP设备的需求量与制程复杂度同步上升。ICP设备在两类刻蚀设备中的应用占比与CCP接近，但由于单机价值更高，其市场规模明显高于CCP。
两类设备市场增速差异
从总量看，全球刻蚀设备市场正处于高速扩张通道中：有数据统计显示，全球刻蚀设备市场规模已从约110亿美元量级增长至接近200亿美元量级，期间复合增长率超过20%。ICP与CCP作为两大主流技术路线，应用占比分别为43%与42%，几乎平分市场，两者的增长都深度绑定于下游晶圆厂的资本开支节奏。
展望未来，两类设备的增速差异主要取决于下游需求的节奏差。CCP设备的增速与3D NAND堆叠层数的竞赛直接挂钩——存储厂商对层数升级的推进速度越快，高深宽比刻蚀的需求就越迫切；ICP设备的增速则与逻辑芯片先进制程的良率爬坡和产能扩张同步——FinFET/GAA结构的普及越深入，精细刻蚀的步骤数就越多。在逻辑与存储两大下游同步向3D结构迁移的背景下，两者均处于需求扩张期，难分伯仲；若从“刻蚀步骤数增幅”看，3D NAND从2D向3D的结构切换带来的设备价值量占比跃升（从15%到50%）更为陡峭，CCP在存储领域的增量弹性在短期内或更为突出。
常见问题
为什么说刻蚀步骤数会随制程演进大幅增加？
先进制程普遍采用多重模板工艺，通过多次曝光与刻蚀的组合来实现更细的线宽。资料显示，工艺节点从65nm推进至5nm的过程中，单芯片的刻蚀次数从约20次一路增加到约160次，5nm节点的刻蚀步骤数是65nm节点的8倍。刻蚀次数的大幅增加，直接驱动了晶圆厂对刻蚀设备数量和质量的更高要求。
3D NAND为什么特别依赖CCP设备？
3D NAND需要在垂直方向堆叠数十层薄膜，并刻蚀出贯穿这些薄膜的深孔和深槽。这种高深宽比结构的刻蚀需要极高的离子能量来轰击硬质介质材料（氧化硅、氮化硅），而CCP设备正是以高离子能量下的介质刻蚀能力见长，其适用工艺明确覆盖了NAND中的深斜孔槽刻蚀。相比之下，ICP设备更擅长对精确度要求高的硅材料精细刻蚀。
国内厂商在这两类设备上的布局情况如何？
国内刻蚀设备领域形成了两家代表性企业的差异化布局：中微公司以CCP设备起家，制程工艺覆盖65nm至5nm，并已切入ICP赛道；北方华创则深耕ICP硅刻蚀与金属刻蚀，核心设备制程达到28nm，更先进的14nm工艺处于验证阶段。按SEMI的估算，这两家企业在国内刻蚀设备市场的份额合计达到约26%，是国产替代进程中的主要力量。