半导体设备薄膜沉积的技术拐点，本质上是光刻精度触顶后，由工艺创新（SADP）与材料控制（ALD）接力扛起制程微缩大旗的过程。在先进制程中，ALD（原子层沉积）已成为决定芯片制程极限的核心环节，而芯片结构从 2D 向 3D 的演进，则让薄膜沉积设备的资本开支占比显著提升，驱动整个行业发生质变。
光刻极限催生 SADP 工艺
当制程推进到 FinFET 结构时，物理极限首先发难：在 22nm 制程中，Fin 的宽度为 14.67nm，这一尺寸已远远小于光刻机所能制造的最小尺寸。面对这一矛盾，业界引入了自对准双重成像技术（SADP）作为解决方案。
SADP 工艺的巧妙之处在于“以沉积控宽度”：先通过光刻和刻蚀形成心轴结构，再用 ALD 沉积一层氧化硅作为硬掩膜版，这层氧化硅的厚度直接决定了最终 Fin 的宽度。随后通过多次干法刻蚀形成侧墙并去除辅助层，最终得到超薄的 Fin。在这个过程中，ALD 虽然只使用了一次，却决定了最终的芯片制程——没有这层原子级精度的硬掩膜版，后续流程无从谈起。
ALD：从配角到“兵家必争之地”
在薄膜沉积的四大类方法（CVD、PVD、ALD、外延）中，ALD 凭借其独特的原子层级别厚度控制能力，成为先进制程和 3D 结构需求下的关键技术。其原理是通过交替引入反应物并循环生长，实现对材料厚度的原子层级别控制。
尽管 ALD 在薄膜沉积设备市场中占比约 11%，却是各大厂商竞相布局的焦点。在 SADP 工艺之外，ALD 设备在金属栅、BSI 等工艺中也有大量应用，可用于制造 CMOS 器件、存储芯片和 TSV 封装等。目前 ALD 设备可细分为等离子体增强原子层沉积（PE-ALD）和热处理原子层沉积（Thermal-ALD）两类。
3D 化浪潮重塑设备需求结构
芯片向 3D 化方向发展后，堆叠层数与薄膜工艺直接挂钩，薄膜沉积设备的重要性随之显著提升。在 2D 向 3D NAND Flash 芯片产线的演进中，薄膜沉积在资本开支中的占比从 18% 升至 26%，而光刻的占比则从 38% 降至 18%，此消彼长之间，设备需求结构发生根本性扭转。
工艺复杂度的跃升同样惊人：从 90nm CMOS 工艺的 40 道薄膜沉积工序，到 3nm FinFET 工艺产线的 100 道工序，工序数量增长了一倍以上。这种制程进步带来的工序量增加，与 3D 化带来的设备占比提升共同构成了薄膜沉积市场成长的双重逻辑。
常见问题
ALD 和 CVD 的核心区别是什么？
CVD（化学气相沉积）一次沉积即可形成较厚的薄膜，而 ALD（原子层沉积）通过交替引入反应物、以单原子层为单位循环生长，能对薄膜厚度实现原子层级别的精准控制。正因如此，ALD 更适合先进制程中对尺寸精度要求极高的关键层沉积。
为什么 3D NAND 会显著增加薄膜沉积设备需求？
3D NAND 通过增加堆叠层数来提升存储密度，而每一层堆叠都与薄膜沉积工艺直接相关。在 2D 转向 3D 架构后，薄膜沉积在产线资本开支中的占比从 18% 升至 26%，设备需求量随之水涨船高。
国内厂商在薄膜沉积领域处于什么水平？
国内的代表性厂商包括拓荆科技和北方华创。拓荆科技在 PECVD 领域是唯一实现产业化的国产厂商，产品覆盖 180-14nm 制程逻辑芯片，其 PEALD 设备可应用于 14nm 及以下逻辑芯片；北方华创的优势集中在溅射 PVD 领域，覆盖 90-14nm 多个制程工艺，ALD 产品技术节点覆盖至 28nm。