先进制程中Fin宽度仅14.67nm，远小于光刻机所能制造的最小尺寸，必须通过自对准双重成像技术（SADP）工艺实现，而SADP工艺中的ALD硬掩膜版厚度直接决定Fin宽度，且整个流程需要多次刻蚀，这种“ALD控宽+多次刻蚀”的工艺组合，正是驱动半导体设备市场规模持续扩张的核心逻辑。随着制程向更先进节点推进，薄膜沉积与刻蚀设备的工序量和需求量都将显著提升。

SADP工艺如何实现14.67nm Fin宽度

在22nm制程中，Fin的宽度为14.67nm，这一尺寸远小于光刻机的制造极限，因此需要采用SADP工艺。该工艺的核心流程是：先在硅片上沉积辅助层并光刻形成心轴结构，随后通过ALD工艺沉积一层氧化硅作为硬掩膜版，通过精确控制这层氧化硅的厚度，即可最终决定Fin的宽度。之后经过多次干法刻蚀形成侧墙形状、去除辅助层，最终得到超薄的Fin结构。

值得注意的是，ALD在整个SADP流程中虽只使用一次，却决定了最终的芯片制程，没有ALD这一步，后续流程无从谈起，因此ALD被视为先进制程中的“兵家必争之地”。目前ALD在薄膜沉积设备市场中占比约11%，但需求增长最快。

设备市场规模如何被放大

SADP工艺对设备市场规模的放大作用体现在两个层面：

刻蚀设备用量显著增加。SADP流程中需要进行多次刻蚀，包括形成心轴结构的刻蚀、形成栅极侧墙形状的干法刻蚀以及最终去除氧化硅的干法刻蚀，这正是先进制程对刻蚀设备需求明显增加的直接原因。

薄膜沉积工序量大幅提升。薄膜沉积与刻蚀相关性极强，制程进步后薄膜沉积工序量增加。从数据对比看，90nm CMOS工艺的薄膜沉积工序数为40道，而3nm FinFET工艺产线则增至100道。同时，芯片向3D化发展后，堆叠层数与薄膜工艺直接挂钩，在3D NAND Flash产线中，薄膜沉积设备在资本开支中的占比从2D时代的18%提升至26%，刻蚀设备占比更是从20%大幅提升至50%。

全球半导体薄膜沉积设备市场规模已从2017年的125亿美元增长至172亿美元，复合增长率约11%，这一增长态势与先进制程和3D结构的持续推进密切相关。

常见问题

SADP工艺中ALD的作用是什么？

ALD在SADP工艺中负责沉积氧化硅硬掩膜版，其沉积厚度直接决定最终Fin的宽度，是制约逻辑芯片先进程度的核心因素之一。没有ALD的精确控厚能力，14.67nm级别的Fin宽度将无法实现。

为什么先进制程会带来更多刻蚀需求？

SADP工艺本身就需要多次刻蚀来完成心轴成形、侧墙塑造和硬掩膜去除等步骤。随着制程越先进、SADP应用越频繁，刻蚀步骤数量相应增加，对刻蚀设备的需求也随之上升。

薄膜沉积设备市场的主要增长驱动是什么？

两大驱动因素：一是制程进步带来的工序量增加，3nm FinFET工艺产线的薄膜沉积工序数已达100道；二是芯片3D化趋势，堆叠层数增加直接拉动薄膜沉积设备在产线资本开支中的占比提升。