碳化硅MOSFET从平面栅（DMOS）向沟槽栅（UMOS）的演进，核心驱动在于导通电阻的显著降低。以罗姆（Rohm）官方数据为例，其1200V产品导通电阻（RonA）从平面型的8.2mΩcm²降至沟槽型的4.1mΩcm²，650V产品则从6.5mΩcm²降至3.1mΩcm²，沟槽栅结构在导通损耗上的优势是明确的。然而，技术路线的壁垒之争并非只看性能参数，沟槽栅在可靠性上的挑战，才是决定其能否大规模上车的关键门槛。
两大技术路线的结构与性能差异
碳化硅MOSFET的两种主流结构各有侧重。平面栅（DMOS）工艺成熟，是目前多数厂商的稳妥选择；沟槽栅（UMOS）则通过垂直结构进一步压缩了导通电阻，理论上更接近器件的性能极限。
| 对比维度 | 平面栅（DMOS） | 沟槽栅（UMOS） |
|---|---|---|
| 导通电阻（RonA） | 相对较高 | 显著降低（如罗姆1200V产品降至4.1mΩcm²） |
| 工艺成熟度 | 较高，量产经验丰富 | 相对较新，工艺难度更大 |
| 可靠性风险 | 较低 | 氧化层较脆弱，可靠性验证要求更高 |
| 主要代表厂商 | 克里（Cree）、意法（STM）、安森美（ON） | 罗姆（Rohm）、英飞凌（IFX） |
从行业趋势看，参照IGBT的发展历史，沟槽型被认为是终极目标。但沟槽结构的缺点在于可靠性，其栅极氧化层在结构中变得较为脆弱，能否达到车规级要求，完全取决于工艺的进步程度。
技术壁垒：从结构设计到车规验证
技术路线的壁垒并非单一维度的比拼。平面栅的壁垒在于长期积累的良率与成本控制；而沟槽栅的壁垒则更高，体现在两个层面：
- 工艺制造层面：沟槽刻蚀、氧化层生长与保护等环节对工艺精度的要求极为苛刻，任何一个环节的缺陷都可能影响器件的长期稳定性。
- 车规验证层面：这是最关键的试金石。尽管英飞凌声称其沟槽结构与其他厂商不同，并已进行大量可靠性测试，但在碳化硅领域，英飞凌是后来者，且碳化硅的封装难度远大于IGBT。因此，其产品能否最终通过车厂的严苛验证，仍需时间检验。特斯拉此前的召回事件也侧面印证，碳化硅产品仍存在一致性等不稳定因素，需要更多可靠性试验来完善。
常见问题
沟槽栅的导通电阻一定比平面栅低吗？
是的，从罗姆官方公布的数据看，其第二代平面栅（DMOS）到第三代沟槽栅（UMOS）的演进中，1200V和650V产品的导通电阻（RonA）均实现了约50%的降低。这是沟槽结构在性能上的核心优势。
既然沟槽栅性能更好，为什么不是所有厂商都立即跟进？
因为沟槽栅的可靠性风险是主要障碍。其结构会让栅极氧化层变得脆弱，能否达到车规级的高可靠性要求，完全取决于工艺进步。目前克里（Cree）、意法（STM）、安森美（ON）等厂商仍主打平面型，正是出于对成熟度和可靠性的考量。
哪条技术路线的壁垒更高？
沟槽栅（UMOS）的技术壁垒更高。它不仅要求突破更复杂的工艺制造难题，更要通过漫长的车规级可靠性验证。虽然英飞凌在IGBT领域是王者，但在碳化硅领域是后来者，其沟槽技术能否获得车厂认可，仍需参考实际验证结果。相比之下，平面栅路线更侧重于成熟的工程化能力与成本控制。