SiC衬底市场呈Wolfspeed一家独大格局（市占率62%），国内功率器件产业链在衬底环节的上下游关系可概括为：衬底位于产业链最上游，其成本占SiC器件总成本的47%，对外延、设计、制造环节形成强约束；海外厂商多采用一体化IDM架构，国内则以专注单一环节为主，衬底环节国产代表厂商天科合达市占率约4%。

衬底环节在产业链中的位置与成本约束

SiC功率器件产业链自上而下分为衬底、外延、设计、制造四个环节。其中衬底处于最上游，是成本占比最高的部分——衬底成本占SiC器件全产业链成本的47%，外延占23%，设计、制造、封测合计占30%。

衬底环节之所以昂贵且技术壁垒高，核心瓶颈在于晶体生长速度缓慢。主流PVT（物理气相传输法）被行业内约90%以上的企业采用，但晶体生长速度每小时仅0.2-0.3毫米，换算到一周约2-3厘米；行业内晶体生长速度最快的Wolfspeed，一周也仅能生长约4厘米。与之相比，硅材料一周可生长数米晶体，百倍差距叠加较低良率，直接推高了衬底成本，并传导至下游器件价格。

衬底市场格局与国产厂商位置

SiC衬底市场呈现"一超多强"格局。从主要厂商市占率分布看，Wolfspeed（原Cree）以62%的份额占据绝对主导地位，II-VI约占14%，Rohm约占13%，SK Siltron约占5%，国产厂商天科合达市占率约4%，其余厂商合计约2%。

在产业链组织方式上，海外厂商普遍采用一体化IDM架构，即从衬底到器件制造垂直整合；国内厂商则更多以专注某一环节的分工模式参与。这意味着在衬底这一最上游环节，国内功率器件产业链的国产化程度仍相对有限，下游设计与制造环节对上游衬底的供应格局存在较高的依赖度。

常见问题

衬底环节对下游器件设计和制造的约束力体现在哪里？

衬底的技术水平和成本直接决定下游器件的性能上限与最终定价。由于衬底占SiC器件成本近一半，且晶体生长速度慢、良率提升难度大，下游设计与制造环节的成本空间和产品竞争力在相当程度上受制于衬底供应端的工艺成熟度与产能规模。

国内厂商在SiC产业链各环节的参与方式与海外有何不同？

海外头部厂商多采用从衬底到器件的一体化IDM模式，产业链环节内部协同紧密；国内厂商则更多聚焦于衬底、外延、设计或制造等单一环节的专业化分工。在衬底环节，天科合达是较具代表性的国产厂商，但其市占率与国际龙头相比仍有明显差距。

衬底成本高的根源是什么？

根源主要在晶体生长环节：主流PVT工艺生长速度极慢（每小时仅0.2-0.3毫米），叠加良率偏低，导致衬底生产成本居高不下。这一工艺特性也是衬底环节技术壁垒高、市场格局高度集中的根本原因。