碳化硅（SiC）晶片的完整制造流程为晶体生长→切片→研磨→抛光→成品，该工艺流程由天科合达招股说明书披露。其中晶体生长是耗时最长、壁垒最高的环节，直接决定了SiC晶片的成本与良率，也使衬底成为功率器件产业链中成本占比最高的上游环节。产业链整体呈现“衬底—外延—设计—制造”的纵向结构，海外厂商多采用一体化IDM架构，国内企业则以专注单一环节为主。
一、从晶体到成品：四道核心工序
SiC晶片的制造始于晶体生长。目前主流的单晶生长路线是物理气相传输法（PVT），资料显示约90%以上的企业采用该方法。PVT路线的一个显著特点是生长速度慢——一般每小时仅能生长0.2—0.3毫米，换算到一周约为2—3厘米；行业内领先企业Wolfspeed一周约能生长4厘米。与之对比，硅材料一周大约能生长几米的晶体，两者存在百倍量级的差距。生长速度慢叠加良率相对较低，是SiC衬底价格高企的根本原因。
晶体生长完成后，依次经过切片、研磨、抛光三道加工工序，最终形成成品晶片。切片将晶体切割为薄片，研磨与抛光则逐步降低表面粗糙度、去除加工损伤层。这三道工序虽不改变材料本质，但直接决定晶片的表面质量与后续外延的可用性。
二、产业链分工：衬底是成本与技术壁垒的“双高地”
从产业链结构看，SiC从上到下依次为衬底、外延、设计、制造四个环节。衬底之所以被认为是壁垒最高的上游，原因有二：
其一，成本占比最高。 碳化硅器件的成本构成中，衬底占47%，外延占23%，设计、制造与封测合计占30%。衬底的成本接近全产业链的一半，其价格波动会直接传导至器件成品。也正因如此，相同功率的SiC器件价格可达到IGBT的2.5倍以上。
其二，技术壁垒最高、格局最集中。 衬底环节的核心难点集中在晶体生长部分。从市场格局看，该环节呈现明显的“一超”特征：Wolfspeed（原Cree）市占率62%，II-VI为14%，Rohm为13%，SK Siltron为5%，国内厂商天科合达为4%，其他厂商合计2%（数据来源：Wolfspeed 2021 Investor Day）。
下游环节的分工则相对清晰：外延在衬底之上生长特定掺杂的薄层，设计与制造完成器件结构与芯片加工，封测负责后道封装与测试。海外厂商倾向将上述环节一体化整合，国内则以专业化分工为主。
常见问题
SiC晶片工艺流程中，哪一步最难？
晶体生长是公认壁垒最高的环节。资料显示，PVT法每小时仅能生长0.2—0.3毫米，一周约2—3厘米，而硅材料一周可生长几米，且SiC良率相对较低。生长速度与良率的双重约束，是衬底成本居高不下的核心原因。
为什么说衬底环节在产业链中价值占比最高？
根据碳化硅器件成本构成数据，衬底占47%，接近全产业链成本的一半。同时衬底的技术壁垒最高，市场格局高度集中，Wolfspeed一家市占率即达62%。成本与壁垒的双重集中，使衬底成为产业链中最关键的上游环节。
国内厂商在SiC产业链中扮演什么角色？
国内企业以专注某一环节为主，与海外一体化IDM架构形成差异。在衬底环节，天科合达市占率为4%，是资料中提及的国产厂商代表。整体来看，国内产业链分工更为细化，各环节专业化程度较高。