全球半导体薄膜沉积设备市场规模从2017年的125亿美元增长至172亿美元，核心驱动力来自两大行业拐点：一是逻辑芯片制程微缩带来的工序量激增（90nm CMOS工艺约40道薄膜沉积工序，3nm FinFET产线增至100道）；二是存储芯片向3D架构转型引发的资本开支结构重塑（3D NAND中薄膜沉积设备占比升至26%）。与此同时，原子层沉积（ALD）技术因适配FinFET等先进结构而成为“兵家必争之地”，尽管其市场占比约11%，却决定了先进制程的最终精度。
需求拐点：制程微缩与3D化双重驱动
薄膜沉积设备需求增长的第一重拐点来自逻辑芯片的制程演进。随着工艺节点从90nm推进至3nm，薄膜沉积工序数从约40道增加至100道，意味着每万片产能所需的CVD、PVD设备数量成倍增长。第二重拐点来自存储芯片的结构革命——从2D平面转向3D立体堆叠后，薄膜沉积与堆叠层数直接挂钩，在3D NAND产线资本开支中的占比从2D时代的18%提升至26%，而光刻设备的占比则相应下降，行业资本开支结构发生显著迁移。
技术拐点：ALD从配角到“兵家必争之地”
在薄膜沉积的四大类方法（CVD、PVD、ALD、外延）中，ALD虽然当前市场占比约11%，却是先进制程不可或缺的关键环节。以28nm以下制程普遍采用的FinFET结构为例，其Fin宽度远小于光刻机可制造的最小尺寸，需借助自对准双重成像技术（SADP）完成，而ALD沉积的硬掩膜层厚度直接决定Fin的最终宽度。可以说，ALD虽在整条产线中仅使用一次，却制约着逻辑芯片的先进程度——这正是其被称为“兵家必争之地”的原因。
结构拐点：三大核心设备格局重塑
从2D到3D NAND的转型，不仅改变了薄膜沉积设备的地位，也重塑了三大核心设备的资本开支占比格局。在3D架构下，薄膜沉积设备占比升至26%，刻蚀设备更跃升至50%，而光刻设备则从38%降至18%。这一结构性变化意味着，存储芯片制造的重心从“画得小”转向“堆得高、刻得深”，薄膜沉积与刻蚀设备的战略价值同步提升，成为3D时代晶圆厂资本开支的主要流向。
常见问题
ALD技术为何在先进制程中如此关键？
因为ALD能够实现原子层级别的厚度控制。在FinFET的SADP工艺中，ALD沉积的氧化硅硬掩膜厚度直接决定Fin宽度，而Fin宽度又决定了芯片的制程精度。虽然ALD设备在整条产线中用量不大，但其精度控制能力是先进制程绕不开的技术前提。
为什么3D NAND会改变薄膜沉积设备的市场地位？
3D NAND通过增加堆叠层数来提升存储密度，而每一层堆叠都涉及薄膜沉积工序。因此，堆叠层数与薄膜工艺直接挂钩，薄膜沉积设备在3D NAND产线资本开支中的占比从2D时代的18%提升至26%，成为资本开支结构中的重要组成部分。
薄膜沉积设备市场由哪些厂商主导？
从全球格局看，CVD、ALD、PVD各细分赛道主要由应用材料、东京电子、泛林半导体等国际巨头主导。国内方面，拓荆科技是PECVD领域实现产业化的国产厂商，北方华创的优势集中在溅射PVD领域，两家公司在ALD领域均有布局。