薄膜沉积工序从90nm CMOS工艺的40道增至3nm FinFET工艺产线的100道，核心驱动力在于制程微缩与芯片3D化对薄膜层数、均匀性和原子级精度的要求大幅提升。技术路线的演进方向以原子层沉积（ALD）占比显著提升为核心特征，而竞争壁垒则集中在原子级厚度控制、FinFET结构对台阶覆盖率的极致要求，以及设备研发验证的长周期投入上。

技术路线演进：从CVD/PVD为主到ALD“兵家必争”

在90nm CMOS时代，薄膜沉积以化学气相沉积（CVD）和物理气相沉积（PVD）为主，工序数约40道。而进入3nm FinFET工艺产线，工序数增至100道，其中ALD的地位显著上升。ALD通过“反应物吸附—清除—反应—循环”的原子层逐层生长机制，能够对薄膜厚度实现原子层级别（埃米级）的控制，这是传统CVD/PVD难以企及的精度。

ALD之所以成为先进制程的“兵家必争之地”，与其在FinFET结构制造中的关键作用直接相关。以22nm制程为例，Fin的宽度约为14.67nm，远小于光刻机可制造的最小尺寸，需通过自对准双重成像技术（SADP）完成。在该工艺中，ALD沉积的Spacer材料宽度直接决定Fin的最终宽度，是制约逻辑芯片先进程度的核心因素之一。此外，芯片向3D化方向发展后，堆叠层数与薄膜工艺直接挂钩，薄膜沉积在3D NAND产线资本开支中的占比从2D时代的18%提升至26%，进一步强化了ALD等精密沉积技术的需求。

核心竞争壁垒：精度、均匀性与验证周期

薄膜沉积设备的技术壁垒主要体现在三个维度。其一，原子级厚度控制与台阶覆盖率。FinFET架构对薄膜沉积的均匀性、台阶覆盖率要求极高，ALD虽能实现埃米级控制，但其反应过程需要精确的气体输送、温度控制和循环次数管理，对设备硬件与工艺算法提出严苛要求。其二，细分技术覆盖的广度与深度。薄膜沉积市场构成分散，占比最大的PECVD份额约为33%，溅射PVD约为19%，ALD约为11%，不存在单一技术通吃的情况，厂商需要对不同薄膜材料（介质、金属、多晶硅等）和不同制程节点（从90nm到14nm以下）具备全栈覆盖能力。其三，研发投入强度与验证周期。先进制程沉积设备从研发到客户产线验证通常需要较长周期，且需与晶圆厂深度协同迭代，新进入者难以在短期内形成竞争力。

常见问题

为什么ALD在先进制程中如此重要？

ALD的核心优势在于通过自限性化学吸附反应实现原子层级别的厚度控制，能够满足FinFET等3D结构对薄膜均匀性和台阶覆盖率的极高要求。在SADP工艺中，ALD沉积的Spacer材料宽度直接决定Fin的宽度，因此ALD设备的精度直接制约芯片的先进程度。

薄膜沉积设备市场的竞争格局如何？

全球薄膜沉积设备各细分赛道主要由应用材料、东京电子、泛林半导体等国际巨头主导。例如在PVD领域，应用材料占据约85%的份额；在ALD领域，东京电子占据约45%的份额。国产厂商中，拓荆科技是PECVD领域唯一实现产业化的厂商，北方华创的优势集中在溅射PVD领域，两家公司在ALD领域均有布局，但整体国产化率仍处于较低水平。

国产薄膜沉积设备的进展如何？

国产替代的主力是拓荆科技和北方华创。拓荆科技的PECVD设备工艺覆盖180-14nm逻辑芯片及64/128层3D NAND，其PEALD设备可应用于14nm及以下逻辑芯片；北方华创的PVD产品覆盖90-14nm多个制程工艺，ALD产品技术节点覆盖至28nm。从主流晶圆厂招标数据看，国产设备在PVD、CVD等细分领域的份额正在逐步提升。