薄膜沉积工序数从90nm CMOS工艺的40道增至3nm FinFET产线的100道，背后是半导体设备行业经历的两大关键拐点：一是制程从平面走向FinFET立体结构，二是存储芯片从2D走向3D堆叠。这两个拐点共同推动薄膜沉积从CVD主导转向ALD崛起，也让薄膜沉积设备在产线资本开支中的占比从2D时代的18%升至3D时代的26%，全球市场规模从125亿美元增长至172亿美元（2017年至2020年口径）。

拐点一：FinFET结构让ALD成为“兵家必争之地”

先进制程进入28nm以下后，芯片普遍采用FinFET立体结构，其制造难点在于Fin的形状控制。以22nm制程为例，Fin的宽度为14.67nm，远小于光刻机所能制造的最小尺寸，因此必须通过自对准双重成像技术（SADP）来完成。在这一工艺中，ALD所沉积的Spacer材料宽度直接决定了Fin的宽度——ALD沉积的氧化硅硬掩膜层厚度，最终控制着Fin的宽度，是制约逻辑芯片先进程度的核心因素之一。

虽然ALD在SADP工序中只使用一次，却决定了最终的芯片制程。没有这一步，后续流程无从谈起。这也是为什么ALD虽然目前在整个薄膜沉积设备市场中占比仅11%，却被视为“兵家必争之地”——它承载着先进制程和3D结构的关键需求。ALD之外，薄膜沉积市场仍以PECVD（占比33%）为最大细分品类，其次为溅射PVD（19%）、管式CVD（12%）等。

拐点二：3D NAND堆叠重塑资本开支结构

存储芯片从2D向3D NAND演进是另一大拐点。在3D架构下，堆叠层数与薄膜工艺直接挂钩，薄膜沉积设备的占比因此有了明显提升。数据显示，在2D NAND产线资本开支中，薄膜沉积占比为18%，而到了3D NAND时代，这一比例提升至26%；与此同时，刻蚀占比从20%跃升至50%，光刻则从38%降至18%。3D化进程显著改变了三大核心工艺的设备投入格局，薄膜沉积与刻蚀成为3D时代最受益的两大环节。

从设备需求量来看，制程进步同样带来明显增量：从180nm 8寸产线到90nm 12寸产线，PVD设备需求量从每万片产能4.8台增至24.0台，CVD从9.9台增至42.0台。需求端受制程升级和结构3D化的双重驱动，薄膜沉积设备市场持续扩容。

常见问题

薄膜沉积工序数倍增的原因是什么？

工序数从90nm的40道增至3nm的100道，主要源于两大驱动力：一是制程微缩使晶体管结构从平面变为FinFET立体结构，需要更多沉积步骤来构建精细结构；二是存储芯片向3D堆叠发展，层数增加直接带动薄膜沉积工序量的增长。

ALD为什么在先进制程中如此重要？

ALD能够实现原子层级别的厚度控制，在SADP工艺中，ALD沉积的Spacer材料宽度直接决定Fin的宽度。在22nm制程中Fin宽度仅14.67nm，远小于光刻极限，必须依靠ALD的精确控制才能实现。因此ALD虽用量不大，却是决定芯片制程先进程度的核心环节。

全球薄膜沉积设备市场增长情况如何？

全球半导体薄膜沉积设备市场规模从2017年的125亿美元增长至2020年的172亿美元，复合增长率约为11%。增长动力主要来自制程进步带来的工序量增加，以及3D架构下薄膜沉积在资本开支中占比的提升（从2D的18%升至3D的26%）。