宽禁带的物理意义在于：禁带越宽，导带与价带之间的能量差越大，电子与空穴被激发后的复合率大大降低，更多载流子可用于导电或传热，这正是以碳化硅（SiC）为代表的第三代半导体导电与导热能力更强的根本原因。落到功率器件行业，这一材料特性沿产业链向下传导，塑造出各环节不同的竞争格局：**上游衬底与外延因晶体生长慢、技术壁垒高而集中度最高；中游器件设计与制造依赖长期工艺积累；下游封装与模块集成则可依托散热优势形成差异化。**整体来看，各环节的竞争要素并不相同，梳理龙头应分环节、分口径进行。
一、材料特性如何传导为格局差异
碳化硅属于第三代半导体，与硅（Si）等第一代材料相比，其禁带宽度明显更宽。资料显示，SiC 禁带宽度为 3.2 eV，而 Si 为 1.12 eV；热导率方面，SiC 为 4.5 W/cm K，Si 为 1.5 W/cm K。更宽的禁带带来更低的电子空穴复合率，更多载流子参与导电与传热，同时宽禁带还使损耗电流远小于硅基，降低功率损耗，并因关断过程不存在电流拖尾现象而提升开关频率。这些特性决定了碳化硅器件在高温、高压、高频场景中的适用性，也决定了产业链各环节的价值分布与竞争难度。
二、上游衬底与外延：集中度最高的环节
碳化硅产业链自上而下分为衬底、外延、设计及制造。海外厂商多采用一体化 IDM 架构，国内则以专注某一环节为主。成本结构上，衬底占碳化硅器件成本约 47%，外延约 23%，设计、制造、封测合计约 30%——衬底是成本占比最高、技术壁垒也最高的环节。
衬底的核心难点在晶体生长。主流路线为 PVT（物理气相传输法），约 90% 以上的企业采用该方法，但其晶体生长速度慢，一般每小时仅能生长 0.2–0.3 毫米，换算到一周约 2–3 厘米；行业内在该环节较具代表性的 Wolfspeed，一周约 4 厘米。相比之下，硅材料一周可生长几米晶体，差距达百倍，叠加良率相对较低，衬底价格自然偏高。
格局上，碳化硅衬底市场呈现明显的“一超”特征。据 Wolfspeed 2021 Investor Day 数据，Wolfspeed 份额为 62%，II-VI 为 14%，Rohm 为 13%，SK Siltron 为 5%，天科合达为 4%，其他为 2%。需要说明的是，这是特定时点的份额快照，会随产能扩张与验证进展变化。
三、中游与下游：工艺积累与集成差异化
中游器件设计与制造环节，需要长期工艺积累。资料提到，碳化硅材料本身即突破了硅基原有的功率与频率极限，这意味着器件环节的竞争力更多体现在制造工艺、可靠性与车规验证等长周期能力上，而非单点设计突破。
下游封装与模块集成则可依托散热优势形成差异化。一种代表性思路是混合型 SiC 模块：主体芯片仍为硅基 IGBT，仅将续流二极管（FRD）替换为 SiC。据 ROHM 数据，该结构可大幅降低器件功率损耗，较传统 IGBT 约下降 67%，同时因并非全盘采用 SiC，成本上升部分可控——仅二极管部分成本提高约 3 倍，其余保持不变。需注意 MOSFET 本身自带体二极管，不需要此类架构。
常见问题
碳化硅与氮化镓是直接竞争关系吗？
不是。两者同属第三代半导体，但适用场景不同：GaN 侧重高频率，SiC 侧重大功率，应用场景大不相同。SiC 与大功率场景联系更紧密，因此常被拿来与 IGBT 并列讨论。海外厂商也在推出大功率氮化镓器件，但目前仍处于小批量阶段。
为什么碳化硅器件价格明显高于硅基器件？
核心原因是衬底成本高。衬底占碳化硅器件成本约 47%，其晶体生长速度慢、良率相对较低，导致衬底价格居高不下。资料显示，相同功率的 SiC 器件价格可达 IGBT 的 2.5 倍以上。混合型 SiC 方案正是为在性能与成本之间取得平衡而出现的设计思路。
梳理功率器件龙头时最容易踩的误区是什么？
最容易把不同环节的份额混为一谈。衬底、外延、设计制造、封测的竞争要素与集中度差异很大，衬底环节集中度显著更高，而器件与模块环节参与者众多。此外，份额数据具有明确的时间口径，属于特定时点快照，应结合后续产能与验证进展动态看待，不宜直接外推为长期格局。