中微公司的CCP电容性等离子体刻蚀设备凭借覆盖65nm至5nm的完整制程能力，成功进入台积电7nm和5nm产线，是唯一进入台积电供应链的国产刻蚀设备厂商。 其技术壁垒的核心在于电容性等离子体刻蚀对高离子能量、高深宽比结构的刻蚀能力，以及由此带来的刻蚀均匀性、良率一致性与颗粒控制等系统性工程挑战。中微公司以Primo系列CCP产品（含Primo D-RIE、Primo AD-RIE、Primo AD-RIE-e等型号）在逻辑芯片前道工艺的栅侧墙、硬掩膜刻蚀及接触孔等环节实现量产突破，其独创的双反应台技术更在保证刻蚀结果均匀一致的同时提升了生产效率。

CCP刻蚀的技术壁垒：为什么先进制程离不开它

在5nm这类先进制程中，介质材料（如氧化硅、氮化硅）硬度高，需要极高离子能量才能完成刻蚀，这正是CCP设备的用武之地。CCP的技术壁垒体现在多个维度：

  • 等离子体控制精度：设备需在极高离子能量下精确调控等离子体密度与能量分布，以完成高深宽比结构的刻蚀，这对射频发生器、电极设计及气流分布控制提出严苛要求。
  • 刻蚀均匀性与良率一致性：随着制程微缩，晶圆上图形密度急剧增加，任何微小的刻蚀速率差异都可能导致良率损失。中微的Primo AD-RIE-e通过在Primo AD-RIE基础上改进静电吸盘，实现四分区单独温控与动态调温，以保障刻蚀均匀性。
  • 颗粒控制与工艺稳定性：在真空反应腔中，副产物的排出效率、颗粒污染的控制直接决定量产可靠性，需要反应腔设计与气体流场的持续优化。

中微CCP的进阶路径：从65nm到5nm

中微公司的CCP设备经历了清晰的技术迭代：从2007年推出的Primo D-RIE（覆盖65-16nm制程），到2011年的Primo AD-RIE（覆盖45-7nm），再到2017年推出的Primo AD-RIE-e（面向7nm以下逻辑集成电路制造），逐步实现了对先进制程的覆盖。同时，面向存储芯片，中微还布局了Primo SSC AD-RIE（16nm以下2D闪存）和Primo SSC HD-RIE（64层及以上3D闪存）等产品线。这一过程中，中微产品的某些性能指标已达到与行业龙头拉姆研究相当的水平，并成功进入台积电7nm和5nm产线，在台湾及大陆晶圆厂的公开中标中也占据较高比例。目前中微CCP产品已覆盖约七成左右的介质刻蚀应用场景。

常见问题

中微CCP与北方华创ICP有何不同？

两者是不同技术路线的刻蚀设备。CCP（电容性等离子体刻蚀）适合高离子能量需求的介质材料刻蚀，主要面向逻辑芯片前道工艺中的栅侧墙、硬掩膜刻蚀及接触孔刻蚀等；ICP（电感性等离子体刻蚀）则更多用于硅材料刻蚀，对底层电路结构的雕刻精度要求高。两家公司各自深耕不同领域，但中微近年来也已切入ICP赛道。

中微CCP在先进制程上还存在哪些短板？

中微在CCP设备上仍有欠缺，主要体现在用于逻辑芯片的大马士革刻蚀和用于3D存储芯片的高深宽比刻蚀，这两块目前仍由国外设备公司主导。据行业信息，中微的大马士革刻蚀产品开发已接近完成，高深宽比刻蚀也已实现技术突破，产品开发进展顺利。

刻蚀设备在先进制程中的重要性如何体现？

随着制程从65nm向5nm演进，刻蚀次数从20次大幅增至160次，芯片向3D结构发展后叠堆层数增加，晶圆厂对刻蚀设备的数量和质量要求持续提升。在3D NAND制造中，刻蚀设备的价值量占比可从2D时代的15%提升至50%，是先进制程中价值量提升最显著的设备环节之一。